Verification By Error Modeling Using Testing Techniques In Hardware Verification

٦٤٫٠٠٠ د.ب.‏
+ ١٢٫٤٩٠ د.ب.‏ الشحن

Verification By Error Modeling Using Testing Techniques In Hardware Verification

البائع:
  • product image

٦٤٫٠٠٠ د.ب.‏

في المخزون
+ ١٢٫٤٩٠ د.ب.‏ الشحن

سياسة الإرجاع لمدة 14 يوما

طرق الدفع:

تفاصيل المنتج

تفاصيل المنتج

Verification By Error Modeling Using Testing Techniques In Hardware Verification

This Book Presents The Basis For Reusing The Test Vector Generation And Simulation For The Purpose Of Implementation Verification, To Result In A Significant Timesaving. It Brings The Results In The Direction Of Merging Manufacturing Test Vector Generation And Verification.
  • العلامة التجارية: Springer Nature B.V
  • الفئة: الحاسبات والإنترنت
  • حَجْم: Hardcover
  • اللغة: English
  • المؤلف: Katarzyna Radecka
  • عدد الصفحات: 236
  • تاريخ النشر: 2003-11-30
  • الناشر/ العنوان: Springer Nature B.V
  • هوية Fruugo: 557022043-1125287380
  • ISBN: 9781402076527
التوصيل

توصيل

يُرسل خلال 24 ساعة

  • STANDARD: ١٢٫٤٩٠ د.ب.‏ - التسليم بين الاثنين 09 نوفمبر 2026 – الاثنين 07 ديسمبر 2026

يُشحن من المملكة المتحدة.

الإرجاع

الإرجاع

نحن نبذل قصارى جهدنا لضمان أن تصلك المنتجات التي تطلبها بالكامل وطبقاً المواصفات التي حددتها. إلا أنه في حال تلقيك طلب غير كامل أو أغراض تختلف عن تلك التي طلبتها أو كان هناك سبب آخر يدعوك لعدم الرضاء عن الطلب، فيمكنك رد الطلب أو أي منتجات يتضمنها الطلب واسترداد ما دفعته من أجل تلك الأغراض بالكامل.

عرض سياسة الرد الكاملة